Bibliograph.
Daten | Schlenker, Thomas: Redesign eines DLX-Prozessormodells mit Pipeline.
Universität Stuttgart, Fakultät Informatik, Diplomarbeit Nr. 1586 (1998).
138 Seiten, deutsch.
|
|---|
| CR-Klassif. | B.5.1 (Register-Transfer-Level Implementation, Design)
B.7.1 (Integrated Circuits, Types and Design Styles)
|
|---|
| Keywords | DLX; Pipeline; RISC |
|---|
| Kurzfassung | Diese Arbeit beschäftigt sich mit dem Entwurf, der Implementierung und der Validierung eines 32-Bit-RISC-Prozessors mit DLX-Architektur unter Verwendung der Pipeline-Technik. Hierbei wurde besonderer Wert auf die deutliche Gliederung der Pipeline gelegt. Der Prozessor wurde in VHDL implementiert und mit der Hilfe eines Simulators validiert. Es fand eine Logik-, Zeitverhaltens- und Leistungsanalyse statt und ein Vergleich mit einem Vorgängermodell wurde durchgeführt.
|
|---|
Volltext und
andere Links | PostScript (1376237 Bytes)
Zugriff auf studentische Arbeiten aufgrund vorherrschender Datenschutzbestimmungen nur innerhalb der Fakultät möglich |
|---|
| Abteilung(en) | Universität Stuttgart, Institut für Parallele und Verteilte Höchstleistungsrechner, Integrierter Systementwurf
|
|---|
| Eingabedatum | 26. März 1998 |
|---|