| Bibliography | Schlenker, Thomas: Redesign eines DLX-Prozessormodells mit Pipeline.
University of Stuttgart, Faculty of Computer Science, Diploma Thesis No. 1586 (1998).
138 pages, german.
|
|---|
| CR-Schema | B.5.1 (Register-Transfer-Level Implementation, Design)
B.7.1 (Integrated Circuits, Types and Design Styles)
|
|---|
| Keywords | DLX; Pipeline; RISC |
|---|
| Abstract | Diese Arbeit beschäftigt sich mit dem Entwurf, der Implementierung und der Validierung eines 32-Bit-RISC-Prozessors mit DLX-Architektur unter Verwendung der Pipeline-Technik. Hierbei wurde besonderer Wert auf die deutliche Gliederung der Pipeline gelegt. Der Prozessor wurde in VHDL implementiert und mit der Hilfe eines Simulators validiert. Es fand eine Logik-, Zeitverhaltens- und Leistungsanalyse statt und ein Vergleich mit einem Vorgängermodell wurde durchgeführt.
|
|---|
Full text and
other links | PostScript (1376237 Bytes)
Access to students' publications restricted to the faculty due to current privacy regulations |
|---|
| Department(s) | University of Stuttgart, Institute of Parallel and Distributed High-Performance Systems, Integrated Systems Engineering
|
|---|
| Entry date | March 26, 1998 |
|---|