Bibliograph.
Daten | Keller, Maximiliano: Hardware Implementierung eines parallelen Entropie Koders.
Universität Stuttgart, Fakultät Informatik, Elektrotechnik und Informationstechnik, Diplomarbeit Nr. 3070 (2011).
101 Seiten, deutsch.
|
|---|
| CR-Klassif. | E.4 (Data Coding and Information Theory)
B.2.1 (Arithmetic and Logic Structures, Design Styles)
F.2.0 (Analysis of Algorithms and Problem Complexity General)
|
|---|
| Kurzfassung | Das Arithmetische Kodieren hat den Vorteil, nahe der Entropie komprimieren zu können. Das Verfahren besteht aus zwei Differenzengleichungen, deren Berechnung sequenziell ist. Teilrechnungen können jedoch zusammengefasst und parallel berechnet werden.
In dieser Diplomarbeit wurde die Parallelisierung des Arithmetischen Kodierens in Hinblick auf eine Hardware-Implementierung untersucht. Lösungsvorschläge wurden analysiert und gegenübergestellt sowie ihre Gemeinsamkeiten herausgearbeitet.
Ein wesentlich einfacherer Algorithmus für die Skalierung wurde entwickelt und eine Formel für die mindestens zu wählende Bit Breite erarbeitet. Abschließend wurde eine VHDL Lösung implementiert.
|
|---|
Volltext und
andere Links | PDF (2578151 Bytes)
Zugriff auf studentische Arbeiten aufgrund vorherrschender Datenschutzbestimmungen nur innerhalb der Fakultät möglich |
|---|
| Abteilung(en) | Universität Stuttgart, Institut für Parallele und Verteilte Systeme, Parallele Systeme
|
|---|
| Betreuer | Wahl, Simeon |
|---|
| Eingabedatum | 15. Februar 2011 |
|---|