| Bibliography | Keller, Maximiliano: Hardware Implementierung eines parallelen Entropie Koders.
University of Stuttgart, Faculty of Computer Science, Electrical Engineering, and Information Technology, Diploma Thesis No. 3070 (2011).
101 pages, german.
|
|---|
| CR-Schema | E.4 (Data Coding and Information Theory)
B.2.1 (Arithmetic and Logic Structures, Design Styles)
F.2.0 (Analysis of Algorithms and Problem Complexity General)
|
|---|
| Abstract | Das Arithmetische Kodieren hat den Vorteil, nahe der Entropie komprimieren zu können. Das Verfahren besteht aus zwei Differenzengleichungen, deren Berechnung sequenziell ist. Teilrechnungen können jedoch zusammengefasst und parallel berechnet werden.
In dieser Diplomarbeit wurde die Parallelisierung des Arithmetischen Kodierens in Hinblick auf eine Hardware-Implementierung untersucht. Lösungsvorschläge wurden analysiert und gegenübergestellt sowie ihre Gemeinsamkeiten herausgearbeitet.
Ein wesentlich einfacherer Algorithmus für die Skalierung wurde entwickelt und eine Formel für die mindestens zu wählende Bit Breite erarbeitet. Abschließend wurde eine VHDL Lösung implementiert.
|
|---|
Full text and
other links | PDF (2578151 Bytes)
Access to students' publications restricted to the faculty due to current privacy regulations |
|---|
| Department(s) | University of Stuttgart, Institute of Parallel and Distributed Systems, Parallel Systems
|
|---|
| Superviser(s) | Wahl, Simeon |
|---|
| Entry date | February 15, 2011 |
|---|