Diploma Thesis DIP-3092

BibliographySibianu, Constantin: Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator.
University of Stuttgart, Faculty of Computer Science, Electrical Engineering, and Information Technology, Diploma Thesis No. 3092 (2011).
83 pages, german.
CR-SchemaB.5.2 (Register-Transfer-Level Implementation, Design Aids)
B.7.1 (Integrated Circuits, Types and Design Styles)
E.4 (Data Coding and Information Theory)
I.4.2 (Image Processing and Computer Vision Compression (Coding))
Abstract

In dieser Diplomarbeit beschäftige ich mich explizit mit der FPGA-Implementierung des JPEG-LS-Algorithmus mit dem Designer-Tool System Generator von der Firma Xilinx. Dabei soll untersucht werden wie weit und im besten Fall wie einfach man aus diesem Algorithmus ein synthetisierbares System-Generator-Modell erzeugen kann, ohne über ein fundiertes Wissen im Bereich des digitalen Hardwaredesigns zu verfügen. Dafür eignet sich System Generator besonders gut, da man damit ein simulink-ähnliches Modell aufbauen kann und dieses später theoretisch in VHDL- oder Verilog-Code umwandeln kann. Wichtig dabei sind die MCode-Blöcke, mit deren Hilfe sich MATLAB-Funktionen in System Generator einbinden lassen können. Diese Blöcke sollen die Basis für einen schnellen und einfachen Modellaufbau sein, mit denen die meisten Teile des JPEG-LS-Algorithmus implementieren werden sollen.

Full text and
other links
PDF (1239484 Bytes)
Department(s)University of Stuttgart, Institute of Parallel and Distributed Systems, Parallel Systems
Superviser(s)Wang, Zhe
Entry dateMay 25, 2011
   Publ. Computer Science