Bibliograph.
Daten | Ma, Sijia: Analysis of Hierarchical Design Methodology for FPGA Hardware Design.
Universität Stuttgart, Fakultät Informatik, Elektrotechnik und Informationstechnik, Masterarbeit Nr. 3524 (2013).
78 Seiten, englisch.
|
|---|
| CR-Klassif. | B.5.1 (Register-Transfer-Level Implementation, Design)
B.5.2 (Register-Transfer-Level Implementation, Design Aids)
B.5.3 (Reliability and Testing)
B.6.1 (Logic Design, Design Styles)
B.6.3 (Logic Design, Design Aids)
B.8.1 (Reliability, Testing, and Fault-Tolerance)
|
|---|
| Kurzfassung | wurde nicht veröffentlicht
|
|---|
| Abteilung(en) | Universität Stuttgart, Institut für Parallele und Verteilte Systeme, Parallele Systeme
|
|---|
| Betreuer | Klaiber, Michael |
|---|
| Eingabedatum | 10. März 2014 |
|---|