In der hier erarbeiteten Studienarbeit wurde gezeigt, dass sich GPGPUs zur Beschleunigung von Fehlersimulation nutzen lassen und dass die algorithmischen Optimierungen für herkömmliche Prozessoren auch auf GPGPUs umsetzbar sind. Die durschnittliche Beschleunigung um circa den Faktor neun demonstriert, dass sich diese Abbildung effizient nutzen lässt. Bei den GPGPUs und Many-Core-Prozessoren stehen als nächste Entwicklungsschritte NVIDIA Fermi und Intel Larabee[SCS+08] auf der Agenda. Der Vorteil dieser beiden Ansätze ist, dass Zwischenspeicher für den Hauptspeicherzugriff eingeführt werden. Dies verbessert die Latenz beim Zugriff auf den Hauptspeicher und die Speicherzugriffsmuster bei der GPGPU-Implementierung sind relativ gut vorraussagbar, da zum Einen die Werte aus einem kleinem räumlichen Bereich, dem Kegel, gelesen werden und zum Anderen wird durch die topologisch sortierte Auswertung ein Wert immer aus der vorherigen Ebene gelesen, welcher zeitnah zuvor ausgewertet wurde. Somit sind zeitliche wie auch räumliche Lokalitäten ausnutzbar.